Verilog, Python, Perl, Gdb, SOC design, Indago, Cadence

C, Git, Shell, Perl, Python, Tcl, Xilinx FPGA, Siemens Veloce, Cadence Zebu, Palladium, Uvm, systemverilog, Vivado, SVA

C, Debugging, Soc Architecture, Perl, Verilog, Python, CPU architecture, AMBA protocols, systemverilog, Emulation, Simulation, Verification fundamentals, Assembly

C, Debugging, Shell, Verilog, Tcl, System Verilog, Python, Perl, assertions, directed and constrained random methodologies, Uvm, Metric Driven Verification, formal verification methodologies